PAT-NO:

JP402262354A

DOCUMENT-IDENTIFIER: JP 02262354 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE AND WIRING

METHOD THEREOF

PUBN-DATE:

October 25, 1990

INVENTOR-INFORMATION:

NAME

KURIBAYASHI, MOTOTAKA

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP01081434

APPL-DATE:

April 3, 1989

INT-CL (IPC): H01L021/90, H01L021/3205

ABSTRACT:

PURPOSE: To obtain a multilayer interconnection structure which is less in level difference and disconnection by providing the first layer in the horizontal direction and second layer in the vertical direction, with the third and fourth layers being respectively provided in directions at +45° and -45° from the first or second layer.

CONSTITUTION: A multilayer interconnection layer composed of the first to the fourth layers 11-14, with the firs and second layers 11 and 12 being respectively provided in the horizontal and vertical

directions and third and fourth layers 13 and 14 being respectively provided in directions at +45° and -45° from the first or second layer 11 or 12, is provided on a semiconductor substrate and a through hole 22 through which the fourth and third layers 14 and 13 are connected with each other is formed in the area surrounded by the wiring gratings of the first and second layers 11 and 12. Then, for example, the third and fourth layers 13 and 14 are respectively passed over the crossing sections of the wiring gratings of the layer 11 and 12. In addition, a logic cell terminal 21 is provided at the crossing section of the wiring gratings of the layers 11 and 12 and the connection between terminals is 'performed by means of the layers 13 and 14.

COPYRIGHT: (C) 1990, JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出題公開

四公開特許公報(A) 平2-262354

Sint. Cl. 3

公発明の名称

識別配号

庁内整理番号

❸公開 平成2年(1990)10月25日

H 01 L 21/90 21/3205 W 6810-5F

> H 01 L 21/88 6810-5F

審査請求 未請求 請求項の数 5 (全6頁)

半導体集積回路装置及びその配線方法

願 平1-81434 の特

顧 平1(1989)4月3日 20出

@発 明 者 型 林 元降

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

勿出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

弁理士 則近 憲佑 30代 理 人 外1名

1. 発明の名称

半導体集権回路装置及びその配験方法

2. 特許請求の範囲

(1) 半導体益板上に第1層から第4層までの多 層配線層を有し、第1層が水平方向に、第2層 が垂直方向に、第3層が前記第1層又は第2層 に対しで+45度方向に、第4層が前記第1層 又は第2層に対して-45°方向に設けられ、第 4層と第3層を接続するスルーホールが第1層 と第2層の配線格子で囲まれた領域内に設定さ れていることを特徴とする半導体集積回路装置。 (2) 少なくとも前3 層及び約4 層の1 つが前1 **帯と第2層の配線格子の交差部上を通る様に設** 定されている事を特徴とする前求項1記載の半 導体集積回路設置。

(3) 第3層が第1層と第2層の配線格子の交差 部上を通る様に設定され、第4層が第1層と第 2 層の他の交差部上を通る様に設定されている 事を特徴とする請求項1記載の半導体集體回路

数量。

第1層及び第2層の配線格子の交差部に験 理セル 婚子 が設定され、第3 層及び第4 層によ りゅ子間の 接続が為されている事を特徴と する 請求項2又は3配數の半導体集役回路設置。

(5) 配線形を4層を1つの単位として配線層を 部分集合に分けるステップと、第1層を基準の 0°とし第2層は90°。第3層は+45°、又は -45°、第4階は-45°又は+45°として配斂方 向を設定するステップと、4つの配線層のうち 第3層及び第4層を、0°と90°に電線変換す るステップと、第1層、第2層、第3層及び第 4層の配線を設定するステップと、4つの配盤 層のうち的3層及び第4層について盛風変換の 逆変換を行なりステップとを具備したことを特 祭とする半導体集積回路鏡盤の配線方法。

3. 発明の評細な説明

(発明の目的)

・本発明は、半導体集積回路の多層配線構造に

関する。

(従来の技術)

高集機化とともに、変子の占める領域よりも、 素子間の配線が占める領域のほうが、大きくなっ てくる。そのため集積度をさらに高めた大規模を 半導体集積回路を製造するには素子間の配線のた めに複数の層を用いて配線を多層化して、チップ 上での配線の占める面積を低減しなければならない。

配験のための層としてのみ使用する 容が行われて いた。

(発明が解決しょりとする課題)

以上の様に従来の多層配線構造では、配線層が設置にも独み重ねられるため段差が激しくなり、その結果として配線が途中で切断されてしまい半端体集積回路装置の信頼性を低下させるという問題点があった。

本売明は、この様を課題を解決する多層配線構造の半導体集機回路装置かよびその配線方法を提供することを目的とする。

〔冤明の構成〕

(課題を解決するための手段)

本発明は、上記事情に魅みて為されたもので、 半導体基板上に第1層から新4層までの多層配験 層を有し、第1層が水平方向に、第2層が軽度方向に、第3層が前記第1層又は第2層に対して+ 45度方向に、第4層が前記第1層又は第2層に対して+ 45度方向に、第4層が前記第1層と第3層 対して-45°方向に設けられ、第4層と第3層 を設建するスルーホールが第1層と第2層の配象 現在、ポリシリコン1層とメタル2層を用いた3層配線がプロセス技術として確立し、スタンタードセルヤゲートアレイ等の半導体集取回路装置に用いられている。さらに、近年、プロセス技術の進歩によって、メタルの間を三つ使用したプロセスが可能となってきた。将来も4層以上の多層配線を用いた集強回路装置の開発が行われていくと思われる。

第7図に4層の場合の従来の多層配線構造の断面図を示す。この多層配線構造においては、ポリシリコン層 101とメタル第2層103が同一位置に置なり、また、メタル第7層102とメタル第3層104も同一位置に置なるため、配線構造の置なった部分105と配線構造の重ならない部分106とで段差が激しくなり、その結果として配線がこの段差の配分で切断されてしまりという、いわゆる平担化問題があった。

そのため、多層配線プロセスを使用するにして も、段上位の層には、一般の信号線を割り当てる ことをしないで配線幅が太い電源配線やグランド

また、本発明は配線層を4層を1つの単位として配線層を部分集合に分けるステップと、第1層を基準の0°とし第2層は90°、第3層は+45°又は-45°、第4層は-45°又は+45°として配線方向を設定するステップと、4つの配線層のうち第3層及び第4層を、0°と90°に盛線変換するス

テップと、的 1 周、 第 2 層、 第 3 層及び 第 4 層の 配線を設定するステップと、 4 つの配線層の 9 ち 第 3 層及び 第 4 層につい て前配底 銀 変換の逆変換 を行な 9 ステップと を具備した ことを特数とする 半導体 集積 回路装置の配線方法を提供するもので ある。

(作用)

本発明の半導体集階回路装置では、上位配線層第4層かよび第3層が下位配線層第2層かよび 第1層に対して斜めに交差するために、交差面積 が直交する場合に比べて大きくなり、上位配線層 第4層かよび第3層の配線が、プロセス段階で断 線しにくくなり、また第3層を第4層を設続する スルーホールが第1層と第2層の配線格子(仮想 配線格子)で囲まれた領域内に設定されているために、段差を小さくすることが可能であり断験し にくくなる。

また、本発明の半導体集後回路装置の配線方法では、上記の多層配線構造にかいて、配線方向を 決める際、第3層かよび第4層は座標変換を行な

格子の位置関係を次のように構成する。

- ① アルミニウム第2層をポリシリコン暦と+45度の角度で交わるように設け、アルミニウム 第3層を-45度(+135度)の方向に設ける。
- ② アルミニウム第2階とアルミニウム第3層の交換する点が、ポリシリコン層およびアルミニウム第1層の格子の中点に位置する。
- ③上位 2 層の配験格子間隔は、下位 2 層の配験格子間隔の √2 倍とする。

第2回に、上述した配談格子にかけるの図にかい、 ガスルーホールを設ける位置を示す。 同図において、 では、 では、 では、 では、 では、 のでは、 のでは、 のでは、 のでは、 のでは、 のでは、 のでは、 のでは、 のでは、 ののでは、 ののででは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののででは、 ののででは、 い、第1冊をよび第2層と同一の処理ステップで 計算することが可能となり、プログラムの簡易化、 容量の軽減をはかることができる。

(実施例) 、

以下、本発明の静細を図示の実施例によって 説明する。

を接続するためのスルーホールが設定できる位便を示す。 動理セルの設計には、ポリシリコン層とアルミニウム第 1 層を用いる。 この時、アルミニウム第 2 層とアルミニウム第 3 層の配線格子が45度・135度の方向にあっても、 動理セルの設計には割約は生じない。 すをわち、 動理セルは、 矩形として設計でき、 動理セルは従来のように互いに 隣接させて配置することが可能である。

第3回に、このような配額格子の上で行われた配線の一例を示す。〇で示した好子35と婚子36を結ぶ配線において、動理セル婚子はアルミニウム第2層で定義されて、婚子間の配線にはアルミニウム第2層とアルミニウム第3層を使用する例を示した。+45度の配線セグメント38はアルミニウム第2層であり、-45度方向の配線セグメント39はアルミニウム第3層を使用している。

第4型に、多層配線の構造を説明するためのチップ構造断面図を示す。第4図(a)は、集種回路チップを第1図の水平方向の平面で切断した断面図を示す。第4図(b)は、第1図の+45度の方向の平

面で切断した断面図を示す。41,42,43, 44は、ポリシリコン度、アルミニウム館1層、 アルミニウム第2層、アルミニウム第3層を示す。 また、45は半導体基板、46は稳築度を示して いる。4つの配験度が互いに重なり合うことは起 とらなく、 段差の小さい 多層 配線プロセスが行な われる。その結果、アルミニウム第1層配線、ア ルミニウム第2層配験、アルミニウム第3層配線 の断額が起こりにくくたる。

また、次のようた理由で各層の配線の断線が起 とりにくくたる。アルミニウム前 2 層とアルミニ ウム第3層は、下位の層である ポリシリコン層 、 アルミニウム第1唐にたいして、45度なよびー 45度の角度で交わるために、交差面積が直交する 場合に比べて大きくなり、断線が断線しにくくな る。その様子を弟 5 図(a)、(b) に示す。同図にかい て、5'1は下位の層の配線を、52は上位の層の 配線を、54は配線層51と配線層52が立体交 差するときの交差領域を示している。配線層1の 終幅が同一のとき(終幅 5 3 が同一のとき)、第

進み、ステップ64にかいて行たった盛展変換の 逆変換を行なり。との様に盛想変換を用いている ため、実際の配線は、0°,90°方向と+45°,~ 45° 方向を1つの配線プログラムを用いるだけ でよく、プログラムの簡素化、容量の軽減をはか るととができる。次に、ステップ66において配 録結果を登録する。次にステップ 6 7 にかいて、 構造の断面構造を示す図、第 5 図は本発明による 次の4層について同様の処理を行なり。

上記の実施例では、 4 層配線から成る多層配線 存近の場合について説明したが、本発明は、第1 **層から第1層まで一般的な配線層数を用いる場合** にも有効である。

(発明の効果)

以上述べた様に、本発明の半導体集積回路技 世によれば、断験の少ない配貌構造が得られ、半 球体集融回路 接位の信頼性の向上につたがる。

また、本発明の配験方法によれば、断線の少な い配験構造を得るための配線方法が比較的簡単な プログラムで得ることが可飽となる。

4. 図面の簡単な説明

5 図 (0) の方が部 5 図 (3) に比べて交差面積が大きく

・また、以上示したような多層配度構造を規定し て、第3回に示すよりな論理セル婚子間の配線を CADを用いた自動設計を行なり場合においても、 4 5 度方向に回転した磁像系を設定するだけでよ く、CADの配線プログラムの作成も簡単である。 第6図に本実施研の多層配線構造を自動設計す るためのフローチャートを示す。ステップ61に かいて、配鉄層を4層を1つの単位として全配鉄 眉を部分集合に分ける。 次にステップ 6 2 にかい て、銘(41-3)層は0°、銘(4i-2)層は **第(4i−3)暦に対して9ぴ、第(4i−1)** 暦は郎(4i-3)層に対して 45°、 第4i暦は 第(4 i - 3)層に対して - 45°と配線方向を決 め、ここで 4 5°方向の場合は、ステップ 6 4 へ進 み 0°, 9 0° 方向へ密復変換する。次にステップ 63にかいて、前4i、第(4i~1)、前(4 1-2)、第(41-3) 暦の記録を行なう。と

第1図は、本発明による半導体集積回路装置の 配設格子の一例を示す図、第2図は、配験格子上 に設ける論理セルの嫡子位置とスルーホールの位 世を示す図、第3回は、本発明による半導体集積 回路装置の配鉄格子上の 2 畑子間の配鉄パターン の一例を示す図、第4図は第1図に対応する配線 配線構造において2つの配線が交差する様子を示 **す図、第6図は、本実施例の多層配線構造を自動** 設計するためのフローチャート、第7回は従来の 多層配線構造の断面構造を示す図である。

とで 4 5°、~ 4 5°方向の場合は、ステップ 6 5 へ

図において、

11,31,4.1…ポリシリコン配設層、

12, 13, 14, 32, 33, 34, 42,

4 3 . 4 4 … アルミニウム記線層、

21,35,36…論理セルタ子、

22, 37 ... スルーホール、

38…アルミニウム的2層配鉄層、

3 9 … アルミニウム館.3 層配線層、

4 5 …半導体蒸板、

BEST AVAILABLE COPY


特別平2-262354(6)


- 4 6 … 柏森膜、
- 5 1 …アルミニウム第 2 層配鉄度、
- 5 2 … アルミニウム館 3 暦 配線暦、
- 5 3 …アルミニウム第2層の配線幅、
- 5.4…アルミニウム館 2暦とアルミニウム部 3


形が交差する領域、

- 101…ポリシリコン層、
- 102…メタル第2層、
- 103小メタル飲1際。
- 104…メタル前3形、
- 105…配験構造の重なった部分。
- 106…配線構造の重ならない部分。


代理人 弁理士 則 近 憲 佑 同 校 U 弁 ⇒










第 5 图





97 4 12d





第 7 図